トップ «前の日記(2003年06月11日) 最新 次の日記(2003年06月13日)» 編集
2003|01|02|03|04|05|06|07|08|09|10|11|12|
2004|01|02|03|04|05|06|07|08|09|10|11|12|
2005|01|02|03|04|05|06|07|08|09|10|11|12|
2006|01|02|03|04|05|06|07|08|09|10|11|12|
2007|01|02|03|04|05|06|07|08|09|10|11|12|
2008|01|02|03|04|05|06|07|08|10|12|
2009|02|03|06|07|10|11|12|
2010|01|02|03|04|07|09|10|11|12|
2011|01|03|04|05|06|07|08|10|
2012|01|06|08|09|10|12|
2013|01|02|03|04|07|09|11|12|
2014|01|03|04|05|06|09|
2015|04|
2016|01|08|
ここは旧えびめもです。えびめも2に移行します(2016/12/1)

2003年06月12日 小雨

[CAT709]

XILINXのCPLDの調子が出てきたので?(笑)EK709の外部拡張バスにCPLDを取り付け、IORD,IOWRによるバスアクセスを作った。アドレスデコーダ部分はアドレス線上位*CE12,A14,A13,A12。レジスタの切り替えはA1,A2。読み書きは*IORD,*IOWRで行う。

写真のようにCPLDボードをEB709の拡張バスに接続する。CAT709は3.3VロジックなのでCPLDのVccIOは3.3Vにする。strawberry-linuxさんのPLDボードはVccINTとVccIOがジャンパー一個で分離できるようになっているので便利だ。JTAGデバッカーをつなげてメモリダンプを取ってみるとCPLDのアドレス空間で0x0101,0x0202が読み取れた。勝利!

CPLD

気持ちよく帰ろうと思ったんだが欲が出てもう少し頑張った。先日作ったAB2相エンコーダのパルスカウンター回路をcomponentで組み込んでSH3からバス経由で読めるようにした。

写真に写っているのが20パルス/周のかわいいロータリーエンコーダだ。このVHDL回路はアドレス線A1,A2 をデコードして4個のレジスタを組み込んだ。カウンター1/カウンター2/未使用/未使用 になっているので8byte毎にイメージが見える。エンコーダをまわしながらメモリダンプをとってみた図。ちゃんと4づつインクリメントしていることが確認できる(4逓倍だから)。